AI 반도체 핵심 과제인 집적도·전력효율 동시 개선 기대
반도체 성능 경쟁의 승부처가 '더 작게'에서 '더 높게'로 옮겨가고 있다. 삼성전자가 트랜지스터를 수직으로 쌓는 새로운 구조를 통해 반도체 미세화 한계 돌파 가능성을 제시했다.
삼성전자 반도체연구소는 최근 세계 최초로 게이트 피치 42나노미터 수준의 3차원 적층 전계효과 트랜지스터 구조를 구현했다고 17일 밝혔다. 업계가 구현한 최소 수준으로 알려진 48나노미터보다 더 작은 규모다.
반도체 산업은 수십 년간 트랜지스터 크기를 줄여 같은 면적에 더 많은 회로를 집적하는 방식으로 발전해 왔다. 그러나 공정이 원자 단위 수준에 가까워지면서 더 이상 평면 구조만으로는 성능 향상에 한계가 있다는 지적이 꾸준히 제기돼 왔다.
삼성전자가 이번에 선보인 기술은 이러한 난제를 해결하기 위한 새로운 접근법이다. 트랜지스터를 옆으로 나열하는 대신 위아래로 적층해 동일한 공간 안에 더 많은 소자를 배치할 수 있도록 설계했다.
쉽게 말해 기존에는 트랜지스터 두 개를 배치하기 위해 두 칸의 공간이 필요했다면, 새로운 구조에서는 한 칸 안에 두 개의 트랜지스터를 쌓아 넣을 수 있다. 반도체 업계가 오랫동안 추구해 온 고집적화를 공간 확장이 아닌 구조 혁신으로 구현한 셈이다.
연구진은 이번 기술이 상용화 단계에 도달할 경우 AI 반도체와 고성능 컴퓨팅(HPC) 분야에서 큰 변화를 가져올 것으로 기대하고 있다. 최근 생성형 AI 확산으로 데이터 처리량이 폭증하면서 반도체 업계는 성능 향상과 전력 절감이라는 두 가지 과제를 동시에 해결해야 하는 상황에 직면해 있다.
수직 적층 구조는 동일 면적에서 더 많은 트랜지스터를 활용할 수 있어 연산 능력을 높이는 동시에 전력 효율 개선에도 도움이 된다. 특히 데이터센터용 AI 칩과 모바일 프로세서처럼 제한된 공간 안에서 최대 성능을 구현해야 하는 제품에 유리할 것으로 전망된다.
업계에서는 이번 연구를 차세대 로직 반도체 기술 경쟁의 중요한 이정표로 평가하고 있다. 미세공정 경쟁이 한계에 다다른 상황에서 새로운 소자 구조가 미래 반도체 산업의 방향성을 결정할 수 있기 때문이다.
반도체 공정 분야의 한 전문가는 "그동안 업계는 선폭 축소를 중심으로 경쟁해왔지만 앞으로는 3차원 구조 설계 능력이 기술 우위를 결정하는 핵심 요소가 될 것"이라며 "이번 연구는 단순한 기록 경신이 아니라 반도체 설계 패러다임 전환 가능성을 보여준 사례"라고 평가했다.
삼성전자 연구진은 이번 성과가 향후 차세대 게이트올어라운드(GAA) 공정과 결합될 경우 더욱 높은 집적도와 성능 향상으로 이어질 수 있을 것으로 보고 있다. 업계에서는 AI 시대에 필요한 초고성능·저전력 반도체 구현을 위한 핵심 기반 기술 중 하나가 될 것으로 기대하고 있다.
